Nested Miller 补偿(嵌套米勒补偿)

一句话定位

三级及以上放大器用内外两个(或多个)嵌套 Miller 电容把整个 pole-zero constellation 拉开:增益逐级相乘、摆幅由独立输出级保证、headroom 靠级数而非堆叠换取——当"极高增益 + 大摆幅 + 低 VDD"三者同时要、单级和两级都顶不住时的补偿方法。

何时选它 / 何时放弃

  • ✅ DC 增益要 100 dB 量级、输出摆幅接近 rail、VDD 又低(级数换增益,不堆 cascode)
  • ✅ 末级需要大 CL 驱动 → 独立输出级天然满足(可再配 03-Class-AB Output)
  • ❌ 单级 / 两级够用 → 别上三级,补偿复杂度和功耗的代价不值得
  • ❌ GBW/power 效率是硬指标 → 外环电容压低带宽,先想 02-Feedforward Multipath

电路结构

图 A030001:≈ 三级放大器骨架,CC1 + CC2 双补偿电容 + M6f 前馈支路(ADT 原始图,识别见 ADT SVG 图索引)。

信号路径一句话:输入级跨导 gm1 → 中间级 gm2 → 输出级 gm3,增益逐级相乘;CC1 跨最外环路(中间节点 → 最终输出)、CC2 跨内部子环路,两个 Miller 电容"嵌套"起来把极点拉开;M6f 前馈支路绕过中间级,用来消除嵌套电容引入的 RHP zero。

变体速览

变体 图号 一句话区别
M7f 前馈变体 A030002 前馈支路换为 M7f(位置/接法不同),与 02-Feedforward Multipath 图库重叠

核心设计公式(设计时直接查)

记号约定:三级跨导 gm1,gm2,gm3,各级输出电阻 R1,R2,R3;CC1 外环补偿电容、CC2 内环补偿电容;CL 为输出端总电容。以下均为一阶近似,用来建立直觉和定初始值,最终零极点位置以 STB 仿真为准。

指标 公式 说明
DC 增益 A0=gm1ro1⋅gm2ro2⋅gm3ro3 逐级相乘,轻松上百 dB;每级只需承担很小一部分,甚至可以不堆 cascode
GBW GBW=gm12πCC1 外环电容被后两级总增益 Miller 倍增而成为主极点,GBW 仍由输入级 gm1 定——和两级 Miller 同形
主极点 ωp1≈1gm2gm3R1R2R3CC1 外环电容定主极点;压得越低越稳,但 GBW/power 越差
内环极点分离 中间级输入极点 ω≈gm2CC2;输出极点 ω≈gm3CL 内环电容把次极点往上推、外环把主极点往下拉——"嵌套"的本质;精确位置看完整小信号模型
非主极点(复极点对) ωp2,p3≈gm2gm3CC2CL,ζ≈12CC2gm3CLgm2 内环把非主极点组织成一对复极点;目标 ωp2,p3≥2∼3GBW、ζ≳0.5,否则 settling 振铃
RHP 零点 ωz1≈gm3CC1,ωz2≈gm2CC2 每个跨高阻节点的补偿电容都是一条前馈通路,各贡献一个 RHP zero;频率较低的那个明显吃相位裕度
设计规则 CC1≈(4∼10)CC2 外环远大于内环;级间 gm 分配(逐级比值)决定稳定性,是首先要定的量
零点消除 前馈支路(M6f/M7f)或调零网络 用 LHP zero 抵消 RHP zero,或 current buffer 隔离补偿电流(见 02-Ahuja Compensation);RNMC 则把外环电容改接低阻节点

设计流程:从规格到 W/L

  1. 先定级间增益分配:决定每级 gmro 的占比(首级吃噪声/失调、末级吃驱动与摆幅)。级间 gm 比值直接进复极点对阻尼 ζ,不是随意排的。
  2. 由 GBW 定 CC1:CC1=gm1/2πGBW;再核对与 CC2 的 4~10 倍关系,不满足就回头调级间增益分配。
  3. 由阻尼定 CC2 与 gm2:按 ωp2,p3≈gm2gm3/(CC2CL) 把复极点对推到 ≥2~3 倍 GBW 并核对 ζ——内环电容在此是主动设计变量,不是事后补救。
  4. 前馈支路尺寸:M6f/M7f 的 gm,ff 按需要抵消的 RHP zero 频率取,偏置与主路径的 Vov 一起定。
  5. 逐级用 gm/ID 落 W/L:每级独立查 gm/ID 曲线(见 gmid方法),首级按噪声/失调、末级按驱动与摆幅,不能统一复制尺寸。
  6. 仿真闭环:STB 看 loop gain/PM 与零极点位置(方法见 AC仿真和STB仿真),闭环 step/SC settling 看完整 trajectory,PVT corner + 失配 MC 全跑。
不能只看 DC gain / GBW 两个数字

多级放大器真正的代价不是晶体管数量,而是 settling behavior 越来越难凭 DC gain / GBW 判断。高精度 ADC residue amplifier 这类场景,最终必须看完整的 settling trajectory——120 dB 增益加很高的 GBW,完全无法预告 18-bit 精度下的 settling 是否合格。

注意事项 / 常见坑

  1. 补偿电容数量多、面积大:两个嵌套电容都不小,加上输出级大管,面积和功耗比两级结构高一截;定容值前先问"真的需要三级吗"。
  2. 静态功耗高:三级电流逐级堆叠,GBW/power、SR/power 都不如单级;功耗预算紧时考虑 02-Feedforward Multipath 用前馈路换带宽。
  3. 前馈支路的偏置与失配:M6f/M7f 的电流复制误差直接移动零点位置,失配会让零点抵消失效甚至出现增益双峰;前馈管要用与主路径同源的电流镜偏置,layout 对称。
  4. 极点/零点设计是主动工程,不能只看一阶:一阶公式只够定初始值——复极点对的频率与阻尼、每个 RHP zero 的位置必须用完整小信号模型和 STB 仿真确认,settling 轨迹才是最终裁决。
  5. ≈ 标记说明:A030001/A030002 的拓扑家族可以确定(三级 + 双补偿 + 前馈支路),但正式命名因教材而异(NMC / RNMC / M-NMC 的边界在各家论文里并不统一)。
  6. RHP zero 是隐藏杀手:设计变量里最容易被漏掉的就是它——低频 RHP zero 吃相位裕度的效果和复极点对一样狠;列零点清单时把最低的那个频率圈出来,确认它不落在 GBW 附近。
  7. settling 不再可预测:复极点对阻尼不当会振铃、RHP zero 让阶跃先朝错误方向走一截——这些全藏在 pole-zero constellation 里,必须闭环 transient 验证。

优点 / 缺点

优点 缺点
DC 增益极高(逐级相乘,可上百 dB) 补偿复杂度高(3+ 极点 + 复极点对 + 多个 RHP zero)
输出摆幅接近 rail、CL 驱动能力强(独立输出级) 补偿电容面积大、静态功耗高
低 VDD 适应:增益靠级数而非晶体管堆叠 低频 RHP zero 风险,常需前馈支路/调零网络补救
补偿思路分层:外环定 GBW、内环定阻尼,概念上可分离 settling 难预测,必须完整 trajectory 验证

与邻近结构对比

对比项 Two-Stage Miller Nested Miller(三/多级) Feedforward Multipath
DC 增益 高(可加 cascode 首级) 极高(逐级相乘) 极高(多级主路)
GBW 决定权 gm1/CC gm1/CC1,受复极点对约束 gm,ff/CL,不被补偿电容压低
GBW/功耗效率 中 较低 高
非主极点 1 个 + RHP zero 复极点对 + 多个 zero 路径交叉产生的零极点
补偿复杂度 中(CC+Rz) 高(嵌套电容 + 零点处理) 高(路径设计,可再叠加嵌套电容)
settling 可预测性 尚可 差,必须完整 trajectory 差,多路径非单调

一句话:同样要三级,压主极点就是 Nested Miller、绕主极点就是 Feedforward Multipath——带宽效率选后者,简单直接选前者;两者也常组合成 M-NMC 一起用。

相关笔记